奇碼筆試題
一，填空
1，集成電路的.分類，按材料，
工藝2，集成電阻的計算，以及其制造工藝
3，Vtp，Vtn的正負判斷，分別對于增強型和耗盡型
4，CMOS電路功耗包括哪兩個部分，功耗設計主要考慮的因素……（還有幾道不記得了）
二，填表全定制，門陣列，FPGA各自單元模塊，連線的性質……
三，填圖CMOS工藝流程填圖畫圖四，問答
1，CMOS單元負載較大的電容時，只有提高W，這樣會使W*L增加，相對前級又時一個大電容，如何解決這一矛盾？
2，結合軟件談談全定制集成電路設計流程
3，談談對Layout設計的看法五，翻版圖或者畫版圖，選一
第二卷
1，什么時格雷碼？
2，Nyquist采樣定例
3，球一米高落下，每次探起一半，求路程和重力做功4，運算放大器1，…………2，有幾級，各級之間耦合方式有幾種，分析各種的優劣。
【奇碼筆試題】相關文章：
360筆試題目07-11
華為2017筆試題08-16
華為2017筆試試題08-10
桂林銀行筆試題筆經10-21
《琴碼速錄》簡介11-09
QMS2007筆試審核知識模擬試題11-02
亞偉速錄韻碼練習11-12
速錄：略碼記憶方法10-09
速錄略碼的學習要求08-12
速錄雙音略碼記憶規律11-13